1、Warning (10227): Verilog HDL Port Declaration warning at PRESS_MODELE.v(29): data type declaration ...

Error（10028）：Can't resolve multiple constant drivers for net “ ” at **.v 兩個進程里都有同一個條件判斷的話，會產生並行信號沖突 ...

一、摘要 　　為了能夠跟Matlab 2010b配合使用dsp_builder，下載並安裝了Quartus II 11.0套件。 二、Quartus II各版本的異同 Quartus II ...

關於FPGA內部雙口RAM的時序總結： 1）存儲時，雙口ram的存儲是在寫時鍾的上升沿到來時完成的，因此要在寫時鍾的上升沿到來時，數據跟寫地址都已經是個穩定的狀態，這樣才能保證數據的正確存儲。 ...

參考文章：http://www.cnblogs.com/wg2011/archive/2012/02/27/2369677.html 使用Quartus II 的版本及PC機操作系統版本為11.1 ...

Altera FPGA管腳弱上拉電阻的軟件設置方法 在使用 Altera 的 FPGA 時候， 由於系統需求， 需要在管腳的內部加上上拉電阻。 Quartus II 軟件中在 Assignme ...

...

未使用管腳設置為三態輸入 Assignments -> Device 或雙擊器件 Device and Pin Options ...

一、摘要 　　結合dsp_builder、matlab、modelsim和quartus ii等軟件完成算法的FPGA實現。 二、實驗平台 硬件平台：DIY_DE2 軟件平台：quart ...

FFT IP core的總體架構分析：FFT分為fixed transform size architectture 和 variable streaming architecture。 varia ...